Cadence臺積電微軟以云計算縮減IC設計驗證時間

來源:電子產品世界
作者:CTIMES
時間:2020-06-30
2268
Cadence Design Systems,Inc.宣布與臺積電及微軟三方合作之成果。該合作的重點是利用云端基礎架構來縮短半導體設計簽核時程。

work_typing_computer_notebook_programming_business_technology_internet-883504.jpg

Cadence Design Systems,Inc.宣布與臺積電及微軟三方合作之成果。該合作的重點是利用云端基礎架構來縮短半導體設計簽核時程。透過此合作,客戶將可藉由微軟Azure上的Cadence CloudBurst平臺,采用臺積電技術的Cadence Tempus時序簽核解決方案及Quantus提取解決方案,獲得加速完成時序簽核的途徑。

臺積電設計建構管理處資深處長Suk Lee表示:「半導體研發(fā)人員正以先進的制程技術來實現(xiàn)與滿足超過其功率及效能上的要求。但在日益復雜的先進制程簽核要求下,使得實現(xiàn)緊迫的產品交期更具挑戰(zhàn)性。臺積電、微軟及Cadence三方合作組成的云端聯(lián)盟,使我們得以藉由Cadence時序簽核解決方案實現(xiàn)云端的可擴展性,來確保我們的一般客戶實現(xiàn)其效能目標并加快其創(chuàng)新產品的上市時間?!?/span>

微軟Azure芯片、電子和游戲產品主管Mujtaba Hamid提到:「微軟Azure云端平臺非常適合芯片設計及簽核等高效能運算(HPC)應用。我們期待與Cadence及臺積電客戶在HPC芯片需求方面進行合作,使此類客戶能夠交付最高質量的產品并實現(xiàn)其上市時間目標?!?/span>

云端的時序簽核

Cadence Tempus時序簽核解決方案及Quantus萃取解決方案均具有適用于云端的大規(guī)模并行架構。藉由獨特的分布式簽核技術,Tempus時序簽核解決方案可在云端上完成生產驗證,并于大規(guī)模臺積電先進制程實現(xiàn)設計定案(Tapeout)。

Cadence資深副總裁暨數字與簽核事業(yè)群總經理滕晉慶(Chin-Chi Teng)博士表示:「通過與臺積電及微軟的持續(xù)合作,我們使客戶得以輕松地將其Tempus時序簽核解決方案及Quantus萃取解決方案工作載荷卸除到云端,并充分利用我們可擴展性的解決方案的全部優(yōu)勢。藉由云端來簡化的流程,我們?yōu)楫斀裥屡d市場領域具有復雜設計及創(chuàng)新需求的客戶,提供競爭優(yōu)勢?!?/span>

Cadence Tempus時序簽核解決方案及Quantus萃取解決方案為完整的數字全流程套件的一部份,專為客戶提供設計實現(xiàn)及更可預測性的快速途徑。CloudBurst平臺為Cadence云端產品廣泛組合的一部份,同時提供對Cadence工具的快速使用。數字及云端產品組合支持Cadence智能系統(tǒng)設計策略,協(xié)助客戶能夠實現(xiàn)卓越系統(tǒng)單芯片(SoC)設計。

立即登錄,閱讀全文
原文鏈接:點擊前往 >
文章來源:電子產品世界
版權說明:本文內容來自于電子產品世界,本站不擁有所有權,不承擔相關法律責任。文章內容系作者個人觀點,不代表快出海對觀點贊同或支持。如有侵權,請聯(lián)系管理員(zzx@kchuhai.com)刪除!
優(yōu)質服務商推薦
更多
掃碼登錄
打開掃一掃, 關注公眾號后即可登錄/注冊
加載中
二維碼已失效 請重試
刷新
賬號登錄/注冊
個人VIP
小程序
快出海小程序
公眾號
快出海公眾號
商務合作
商務合作
投稿采訪
投稿采訪
出海管家
出海管家